概要
全脳アーキテクチャの実現に向けては、全脳に匹敵するレベルにまで計算規模を大規模化してゆく必要がある。近年実用化が進む深層ネットワ ークのような多層の人工神経回路(ANN)の学習ではネットワーク全体を誤差逆伝搬で最適化することが多いが、全体が同期的に評価されるため、大規模化の際には(1) スケーラビリティの低下、および(2) レイテンシー増大によるリアルタイム性の低下の二点において大きく不利である。ひるがえって、脳は器官レベルから細胞レベルまでの多階層にわたり、モジュールや素子が並行動作する非同期アーキテクチャである。脳は低速、低信頼性、低容量であるニューロンを素子として構成されるにもかかわらず、それらが多数並行に動作することで結果として20Wという超低消費エネルギーで超高性能な情報処理を実現している。
では、我々は脳の並列性、非同期性、超効率性から何をどのように学べるだろうか。第18回全脳アーキテクチャ勉強会では、超並列計算機を用いた脳型人工知能の開発者である高橋恒一、全脳規模神経回路シミュレーションの第一人者である五十嵐潤、および脳型集積システムの専門家である森江隆の三名に登壇いただき、全脳に匹敵するレベルまで脳型人工知能の性能を高めてゆくために、何を理解し、何を目指して研究すべきなのかについて議論したい（敬称略）。
司会： 上野聡（Deep Insights）
勉強会開催詳細
- 日 時：2017年3月13日（月）19:30-21:30（19:00 開場）
- 場 所：パナソニック東京汐留ビル
（パナソニック株式会社様のご厚意による会場ご提供） - 参加費：無料
- 主 催：NPO法人 全脳アーキテクチャ・イニシアティブ
- 協 賛：パナソニック株式会社
- 後 援：
株式会社 ドワンゴ
文部科学省 ポスト「京」萌芽的課題「全脳シミュレーションと脳型人工知能」
プログラム
18:00-18:05 パナソニック株式会社様よりごあいさつ（森川幸治）
18:05-18:45 趣旨説明＋脳型人工知能における大規模計算（高橋恒一・理研）（資料）
18:45-19:25 ペタからエクサへ：ポスト京を用いた全脳規模の神経回路シミュレーションに向けて（五十嵐潤・理研）（資料）
19:25-19:40 休憩
19:40-19:45 WBAI賛助会員様講演（壹岐太一・株式会社Nextremer ）
19:45-20:25 時間領域アナログ方式で脳の演算効率に迫る（森江 隆・九工大）（資料）
20:25-20:40全体討論 上野聡
English